ence מודיעה על העמקת שיתוף הפעולה רב-השנים שלה עם חברת TSMC, במטרה להאיץ את זמן ההגעה לתוצר סיליקון (Time-to-Silicone) של טכנולוגיות 3D-IC (מספר שבבים באריזה יחידה בשלושה ממדים) וטכנולוגיות מתקדמות אחרות, באמצעות פתרונות תכנון מאושרים, רכיבי IP שכבר נבדקו ואומתו בפועל על גבי סיליקון, ושיתופי פעולה טכנולוגיים מתמשכים.  כספקית מובילה של רכיבי IP לטכנולוגיות N2P, N5 ו-N3 של TSMC, קיידנס (Cadence) ממשיכה לספק פתרונות תכנון חדשניים מבוססי-בינה-מלאכותית (AI) עבור האקוסיסטם של TSMC – במגוון רחב של יישומים, החל מצ’יפלטים ו-SoCs ועד לאריזות מתקדמות ו-3D-IC. שיתוף הפעולה המקיף בין השתיים כולל כלים ותזרימי תכנון מאושרים לטכנולוגיות A16 ו-N2P, סולל את הדרך לעבר טכנולוגיית A14 ומרחיב את יכולות התכנון והאריזה של 3DFabric באמצעות פיתוח יכולות נוספות של 3D-IC. בנוסף לכך, שתי החברות מרחיבות את אפשרות הסמכת הכלים עבור טכנולוגיית N3C בהתבסס על פתרונות התכנון של N3P.

תכנון מבוסס-AI לעבר סיליקון של N2P ו-A16

קיידנס מובילה את החדשנות בתכנון מבוסס  AIשל שבבים, בשילוב כלים משופרים ורכיבי IP אופטימליים המותאמים לתהליכי הייצור המתקדמים של TSMC בטכנולוגיות N2P ו-A16. כחלק מתהליך ביסוס מעמדה כמובילה עולמית בתחום זכרונות IP, קיידנס מציעה רכיב טרום-סיליקון DDR5 12.8G שאושר במסגרת תוכנית TSMC9000 עבור N2P.  פתרונות התכנון הדיגיטלי, אנלוגי/בהתאמה אישית, והניתוח התרמי של קיידנס – כולל תמיכה מלאה באספקת החשמל לצד האחורי של פרוסת הצ’יפ (BS PDN) – עברו הסמכה מלאה לתהליכי N2P ו-A16. בשילוב עם שיתוף פעולה מתמשך בפיתוח פתרונות מבוססי-AI ומודלים מסוג LLM (מודל שפה גדול) עבור N2P, הפיתוחים הללו צפויים להיות בעלי תפקיד קריטי בקידום טכנולוגיית A14.

פתרונות פורצי-דרך בתחום הרכב

ADAS, נהיגה אוטונומית ורכבים מוגדרי-תוכנה (SDV) מניעים את הצורך בסיליקון חדשני עבור יישומי הדור הבא, וקיידנס מחישה את ההתפתחות הזו עם IP ותזרימי תכנון מאושרים ולתהליכי N5A ו-N3A של TSMC. פורטפוליו תכנון ה-IP של קיידנס כולל פתרונות עתירי-ביצועים המותאמים במיוחד לשימושים בתחום הרכב – כולל LPDDR5X-9600, PCI Express® , UCIe, (PCIe®) 5.0, CXL 2.0, 25G-KR ו-SerDes מרובה-פרוטוקולים בקצב של 112G.

מרחיבים ומעמיקים את פתרונות 3DFabric

קיידנס מספקת את פתרונות התכנון, האריזה וניתוח מערכות השלמים היחידים עבור 3DFabric של TSMC. על מנת להרחיב את פורטפוליו ה-IP שלה כדי לעמוד בדרישות השוק באימון בינה מלאכותית (Ai-training), קיידנס מספקת IP מאושר (TSMC9000) לתכנון 3D-IC, כולל HBM3E 9.6G בטכנולוגיות N5/N4P ו-HBM3E 10.4G בטכנולוגיית N3P, לצד פתרונות Universal Chiplet Express™ (UCIe™) 16G N3P/64G/32G. כמו כן, שבב הבדיקה HBM4 של קיידנס הוא טרום-סיליקון המוכן לשלב ה-tapeout (מעבר מקבצי התכנון הסופיים לייצור בפועל) ומשם קצרה הדרך לעבר CoWoS-L (טכנולוגיית אריזת השבבים על אותה פרוסת סיליקון). פלטפורמת Cadence IntegrityTM 3D-IC כוללת כעת תמיכה משופרת באיכות התוצאה (QoR), תזרימי בקרת איכות (QC) מלאים עבור 3D-IC עם תזרימי ייחוס ל-3Dblox, עת שהיא גם מאפשרת אופטימיזציה גלובלית של משאבים, תכנון משולב של שבב-חבילה (chip-package co-design) וניתח מתקדם רב-פיזיקלי הכולל תזמון סטטי, ניתוח הספקים (power-IR) וניתוח תרמי. התמיכה החדשה כוללת יצירת מעבר אות בין צ’יפלטים בתכנון רב-שבבי וכלים מבוססי-AI לתכנון, חלוקה ואופטימיזציית 3D-IC מקצה-לקצה. בנוסף, פתרון Cadence EMX Planar 3D Solver מוסמך עבור N3 וכעת מצוי בתהליכי הסמכה ל-N2P, מה שמגביר את דיוק הסימולציה ועונה על הדרישות הקפדניות של תכנון בטכנולוגיות IC מתקדמות.

חדשנות טכנולוגית שמרחיבה את חוק מור

קיידנס משיכה לפרוץ את גבולות ההקטנה הטכנולוגית באמצעות חדשנות המרחיבה את חוק מור (Moore’s Law). סביבת ה- Virtuoso® Studio של קיידנס תומכת במיגרציה של תכנון מעגלים אנלוגיים ומעגלי RF לתהליכי ייצור מתקדמים ובכך מצמצמת משמעותית את זמן הפיתוח. כמו כן, החברה מקדם את פתרון ה”מנוע פוטוני אוניברסלי קומפקטי” של TSMC (COUPE) – באמצעות פתרונות תכנון שיתופיים, ותומכת בדור הבא של יעילות תכנון בענן, עם ביצועים מוגברים הודות לחישוב מואץ-GPU.

צ’ין-צ’י טנג ((Chin-Chi Teng, סמנכ”ל בכיר ומנכ”ל קבוצת ה-Digital&Signoff בקיידנס: “שיתוף הפעולה שלנו עם TSMC מדגיש את המחויבות של קיידנס לחדשנות ולהאצת זמן ההגעה לסיליקון עבור לקוחותינו. באמצעות תזרימי תכנון מאושרים, רכיבי IP מוכחים בסיליקון ותמיכה בטכנולוגיות ייצור מתקדמות כמו N2P, N3 ו, N5 –  אנו מאפשרים למתכננים לפתח פתרונות חדשניים בחזית הטכנולוגיה, בתחומים כמו בינה מלאכותית לתשתיות ו-AI משובץ-חומרה, לרבות ביישומים לתעשיית הרכב. יחד עם TSMC אנו מרחיבים את גבולות ההקטנה הטכנולוגית ומאפשרים פיתוח של הדור-הבא בתכנון ואריזת שבבים”.\

לואיס פאריס (Lluis Paris), מנהל בכיר לניהול אקוסיסטם ושיתופי פעולה ב-TSMC, צפון אמריקה: “שיתוף הפעולה העקבי שלנו עם קיידנס היווה אלמנט מכריע בהתמודדות עם חלק מהאתגרים המורכבים ביותר בתחום תכנון השבבים. השילוב בין טכנולוגיות הייצור המתקדמות של TSMC לפתרונות התכנון החדשניים של קיידנס מאפשר ללקוחותינו המשותפים להאיץ את זמן ההגעה לסיליקון תוך אופטימיזציה מרבית של הביצועים, תצרוכת חשמל ויעילות שטח. יחד, אנו ממשיכים להוביל פריצות דרך טכנולוגיות ולאפשר חדשנות.”