Cadence הכריזה על אקוסיסטם Chiplet Spec-to-Packaged Parts – ממפרט ועד לחלקים ארוזים של צ’יפלט על מנת לצמצם את המורכבות ההנדסית ולהאיץ את זמן ההגעה לשוק עבור לקוחות המפתחים צ’יפלטים המיועדים ליישומים פיזיים של בינה מלאכותית, מרכזי נתונים, ויישומי חישוב ברמת ביצועים גבוהה (HPC). שותפי ה-IP הראשונים שמצטרפים ל-Cadence כוללים את Arm, Arteris, eMemory, M31 Technology, Silicon Creations ו-Trilinear Technologies, בנוסף לשותפת אנליזת הסיליקון ProteanTecs. על מנת לסייע בהקטנת הסיכון ושיפור תהליך האימוץ על ידי הלקוח, Cadence מקיימת שיתוף פעולה עם Samsung Foundry על מנת לייצר הדגמת אב טיפוס מבוסס סיליקון של פלטפורמת ה-Physical AI chiplet® של Cadence, הכולל קניין רוחני (IP) של שותפים משולב מראש בתהליך SF5A של Samsung Foundry.

בהמשך להיסטוריה הממושכת של שיתוף הפעולה ביניהן, Cadence וArm- עובדות יחד על מנת להאיץ הטמעת חדשנות בכל היישומים הפיזיים ויישומי תשתיות הבינה המלאכותית שלהן. Cadence תמנף את תת-המערכת Arm® Zena™ Compute Subsystem (CSS) ונכסי IP חיוניים אחרים על מנת לחזק את פלטפורמת Physical AI chiplet ואת ה-Chiplet Framework שלה. הפתרונות החדשים של Cadence אשר נוצרים כתוצאה מכך מאפשרים את הדרישות התובעניות של הדור הבא של עיבוד edge AI עבור כלי רכב, רובוטיקה ורחפנים, בנוסף לצרכים של I/O מבוססי-תקנים ורכיבי צ’יפלט זיכרון עבור מרכזי נתונים, פתרונות ענן ויישומי HPC. שיתופי הפעולה הללו מצמצמים מורכבויות הנדסיות, מציעים ללקוחות נתיב בסיכון נמוך לאימוץ מתקדם של צ’יפלטים, וסלילת דרך למערכות חכמות, בטוחות ויעילות יותר.

דיויד גלסקו (David Glasco), סגן נשיא של קבוצת פתרונות חישוביים ב-Cadence: “האקוסיסטם החדש של הצ’יפלט של Cadence מייצג אבן דרך משמעותית בפיתוח האפשרויות הגלומות ברכיב הצ’יפלט, ארכיטקטורות Multi-die וארכיטקטורות מבוססות צ’יפלט הופכות להיות יותר ויותר קריטיות על מנת להשיג ביצועים גבוהים יותר ויעילות כלכלית עם העלייה במורכבות תהליכי הפיתוח. פתרונות הצ’יפלט של Cadence מביאים לאופטימיזציה של עלויות, מספקים גמישות בקסטומיזציה ומאפשרים יכולות הגדרת תצורה משופרות. באמצעות שילוב ה IP רחב ההיקף שלנו ומומחיות בתכנון SoC עם IP מאומת מראש מאקוסיסטם השותפים החזק והיציב שלנו, Cadence מאיצה את הפיתוח של פתרונות מבוססי-צ’יפלט ומסייעת ללקוחות להקטין סיכונים על מנת לממש במהירות את השאיפות שלהם ביחס לשילוב צ’יפלט ברמת בטחון גבוהה יותר”.

Cadence בנתה אוטומציה מונחת מפרט על מנת לייצר ארכיטקטורות chiplet frameworks אשר משלבות את ה-IP של Cadence ו-IP של שותפי צד-שלישי עם ניהול צ’יפלט, ומאפייני אבטחה ובטיחות, הנתמכים כולם בתוכנה מתקדמת. תהליך ה-EDA tool flow שנוצר מאפשר סימולציה חלקה בעזרת כלי הסימולציה Xcelium™ Logic Simulation של Cadence, ואמולציה בעזרת פלטפורמת ה Palladium® Z3 Enterprise Emulation Platform, בעוד תהליך התכנון הפיזי מיישם משוב בזמן-אמת המאפשר מעגלי place-and-route יעילים. ארכיטקטורות הצ’יפלט הנוצרות תואמות לתקן, על מנת להבטיח יכולת פעולה הדדית (interoperability) בכל האקוסיסטם של הצ’יפלט, לרבות עמידה בדרישות ארכיטקטורת מערכת הצ’יפלט של Arm וארכיטקטורה עתידית של OCP Foundational Chiplet System: ה-IP  Universal Chiplet Interconnect Express™ של Cadence (UCIe™) מספק קישוריות die-to-die על פי תקן התעשייה, בעוד פורטפוליו פרוטוקול IP נרחב מאפשר אינטגרציה מהירה של ממשקים בחזית הטכנולוגיה, כגון LPDDR6/5X, DDR5-MRDIMM, PCI Express® (PCIe®) 7.0, ו HBM4.

סוראז’ גז’נדרה (Suraj Gajendra), סגן נשיא מוצרים ופתרונות, יחידה עסקית של פתרונות בינה מלאכותית פיזית, :Arm”הדרישות החישוביות גוברות בתחומי הרכב, הרובוטיקה ויישומים חדשים אחרים, התעשייה זקוקה לפתרונות סקלביליים אשר מספקים ביצועים טובים יותר, יעילות רבה יותר, ואבטחה פונקציונלית מוטמעת משלב התכנון. באמצעות מינוף רכיב ה-Arm Zena CSS, פלטפורמת הצ’יפלט של Cadence תעמוד בדרישות של המערכות החכמות של הדור הבא, אשר יקדמו את התרחבות תחום הבינה המלאכותית הפיזית, יאיצו את אימוץ הצ’יפלט, ויסייעו ללקוחות להקטין את מורכבות הפיתוח”.

טאיז’ונג סונג (Taejoong Song), סגן נשיא של תכנון טכנולוגיית פאונדרי, Samsung Electronics: “אנו נרגשים לשתף פעולה עם Cadence על מנת להמחיש את המיצוב התחרותי של טכנולוגיית SF5A של Samsung. באמצעות השותפות האמיצה הזו, אנו מצפים להתרחבות מוצלחת של האקוסיסטם של ה-Chiplet Spec-to-Packaged Parts (אקוסיסטם של צ’יפלט – ממפרטים ועד חלקים ארוזים) ולסייע ללקוחות להאיץ את יצירת נתיבים אמינים לפתרונות סיליקון חדשניים עבור יישומי בינה מלאכותית פיזיים, לרבות תכנון הדור הבא של עולם הרכב.”